Design Rule Check
Der Design Rule Check (DRC; deutsch „Entwurfsregelprüfung“) ist ein Schritt bei der Layoutverifikation des Designs von Leiterplatten und integrierten Schaltkreisen (vgl. Chipentwurf). Er soll (neben anderen Prüfungen) die technologische Fertigbarkeit des entworfenen Layouts sicherstellen. Dazu wird die Einhaltung aller durch die Technologie vorgegebenen Randbedingungen, d. h. der Entwurfsregeln (design rules), überprüft, die sich unmittelbar als geometrische Eigenschaften formulieren lassen. Dabei handelt es sich im Wesentlichen um Größen-, Weiten-, Abstands- und Überlappungsregeln von Objekten im Layout, z. B. wie weit ein Kontaktanschluss für Source/Drain-Bereiche vom Transistorgate entfernt sein muss. Die Überprüfung erfolgt, indem die zum Teil komplex geformten Objekte in Rechtecke zerlegt werden, deren Lagen zueinander dann leicht auf Gültigkeit der Designregeln geprüft werden können. Komplexe, kontextabhängige geometrische Regeln lassen sich beim DRC auch verifizieren.
.svg)
Der Design Rule Check (DRC; deutsch „Entwurfsregelprüfung“) ist ein Schritt bei der Layoutverifikation des Designs von Leiterplatten und integrierten Schaltkreisen (vgl. Chipentwurf). Er soll (neben anderen Prüfungen) die technologische Fertigbarkeit des entworfenen Layouts sicherstellen.[1]
Dazu wird die Einhaltung aller durch die Technologie vorgegebenen Randbedingungen, d. h. der Entwurfsregeln (design rules), überprüft, die sich unmittelbar als geometrische Eigenschaften formulieren lassen. Dabei handelt es sich im Wesentlichen um Größen-, Weiten-, Abstands- und Überlappungsregeln von Objekten im Layout, z. B. wie weit ein Kontaktanschluss für Source/Drain-Bereiche vom Transistorgate entfernt sein muss.
Die Überprüfung erfolgt, indem die zum Teil komplex geformten Objekte in Rechtecke zerlegt werden, deren Lagen zueinander dann leicht auf Gültigkeit der Designregeln geprüft werden können.[1]
Komplexe, kontextabhängige geometrische Regeln lassen sich beim DRC auch verifizieren.
Einzelnachweise
[Bearbeiten | Quelltext bearbeiten]- ↑ a b Wai-Kai Chen: The VLSI handbook. 2. Auflage. CRC/Taylor & Francis, Boca Raton, FL 2007, ISBN 978-0-8493-4199-1, S. 65–26.